摘要:

综述 ● 开放获取阅读更多

1.文章导读

本文分析了铁电HfO₂基神经形态器件的高可缩放性、CMOS工艺兼容性及三维集成优势，梳理了沉积工艺对相结构、缺陷与器件性能的影响，并总结平面与三维阵列实现路径。在三维结构中，讨论了兼容后端工艺的结晶过程、原子层沉积高深宽比均匀性、跨层应力及层间变异等关键限制因素，这些因素共同影响可堆叠性、能效与训练稳定性。进一步总结从单器件到三维集成系统的硬件进展，并归纳其在高密度存储与类脑计算中的应用潜力与挑战，为构建高能效、可扩展的三维铁电神经形态架构提供参考。